AMDZen4内核探秘：65.7亿晶体管暴增58％台积电5/6nm神了！

AMD官方公布了采用Zen4架构的锐龙7000系列，但只有型号，基本规格和海外价格内部架构设计在演出解禁后才会公开

可是，许多架构细节已经被剥离。

这是Zen4单核的内部布局可以看到浮点单元，调度单元，分支预测单元，加载/存储单元，解码单元，TLB，uOP微操作缓存，一级指令和数据缓存，二级缓存

相比之下，与Zen3相比，Zen4具有相同的L1/L3缓存容量，传输宽度，浮点宽度等，而微操作缓存从4KB增加到6.75KB，每核L2缓存从512KB增加一倍到1MB，L2/L3缓存延迟从12/46变为14/50周期，罗布和L1·BTB也变得更大

ZenCCD部分采用TSMC的5nm工艺，面积为70mm2，比7nm的Zen3的83mm2小15.7%，但集成度更高晶体管数量从41.5亿猛增至65.7亿，增长了58%

IOD从GF 12nm升级到TSMC 6nm，集成了Zen3+锐龙6000H/U系列的部分电源管理功能，RDNA2架构的GPU图形核心，DDR5内存控制器和PCIe 5.0控制单元。

IOD的面积是124.7mm2，和Zen3iod的124.9mm2几乎一模一样。

从晶体管的数量和核心面积来看，TSMC的技术确实相当惊人。

郑重声明：此文内容为本网站转载企业宣传资讯，目的在于传播更多信息，与本站立场无关。仅供读者参考，并请自行核实相关内容。